264.IO端口定义&编址方式&地址分配&译码

  • 时间:
  • 浏览:1
  • 来源:五分时时彩_五分时时彩正规平台_五分时时彩平台网址

1.1 I/O端口

端口(Port)是接口电路中能被CPU直接访问的寄存器(端口是寄存器,寄存器是存储器,容量小下行速率 快)。CPU通过哪几种地址即端口向接口电路中的寄存器发送命令,读取情况表和传送数据,过后,有有五个接口还还后能 有几块端口,如情况表口、数据口和命令口,分别对应于情况表寄存器、数据寄存器和命令寄存器。



● 情况表端口

情况表端口(State Port)主要用来指示内控 设备的当前情况表。主次情况表用有有五个二进制位表示,每个内控 设备还还后能 有几块情况表位,它们可被CPU读取,以测试或检查内控 设备的情况表,决定多多进程 的流程。一般接口电路中常见的情况表位有准备就绪位(Ready)、内控 设备忙位(Busy)、错误位(Error)等。

● 数据端口

数据端口(Data Port)用以存放内控 设备送往CPU的数据以及CPU输出到内控 设备去的数据。哪几种数据是主机和内控 设备之间交换的最基本信息,长度一般为1-4字节。数据端口主要起数据缓冲作用。

● 命令端口

命令端口(Command Port)也称控制端口(Control Port),用来存放CPU向接口发出的各种命令和控制字,以便控制接口或设备的动作。接口功能不同,接口芯片的形态也就不同,控制字的格式和内容自然各不相同。一般可编程接口芯片往往具有工作法律办法命令字、操作命令字等。

1.2  I/O操作

通常所说的I/O操作是指对I/0端口的操作,而完整都是对I/O设备的操作,即CPU所访问的是与I/O设备相关的端口,而完整都是I/O设备本身 。而I/O操作也太满CPU对端口寄存器的读写操作。CPU对数据端口进行一次读或写操作也太满与该接口连接的内控 设备进行一次数据传送;CPU对情况表端口进行一次读操作,就还还后能 获得内控 设备或接口自身的情况表代码;CPU把若干位控制代码写入控制端口,则意味对该接口或内控 设备发出有有五个控制命令,要求该接口或内控 设备按规定的要求工作。

I/O端口的编址法律办法主要有本身 :内存与I/O端口统一编址和I/O端口单独编址。

(1)统一编址

  统一编址是居于整个存储空间中划分出一主次地址空间给外设端口使用,即把每有有五个I/O端口看作有有五个存储单元,与存储单元一样编址,访问存储器的所有指令均可用来访问I/O端口,无需设置专门的I/O指令,太满称为存储器映射I/O编址法律办法,地址空间分布情况表如图1-9所示 。 摩托罗拉公司的MC630及68HC05等出理 器就采用了你你是什么法律办法访问I/O设备。

  你你是什么法律办法的优点:

  • 在于I/O端口的地址空间较大
  • 对端口进行操作的指令功能较强
  • 使用时灵活方便

  你你是什么法律办法的缺点是

  • 端口占用了存储器的地址空间,
  • 使存储器容量减小,
  • 另外指令长度比专门I/O指令要长,因而执行下行速率 较慢。

(2)独立编址

独立编址是指对系统中的I/O端口单独编址,与内存单元的地址空间相互分开,每各人独立,采用专门的I/O指令来访问具有独立空间的I/O端口,地址空间分布情况表如图1-10所示 。3086/3088系统中就采用你你是什么编址法律办法。

优点:

  • 不占用内存单元的有效地址空间,
  • 地址译码器较简单,
  • 端口操作指令长度较短,
  • 执行下行速率 较快。

以上这本身 I/O编址法律办法各有利弊,不类式型的CPU可根据内控 设备特点采用不同的编制法律办法。

项目名:

设计有有五个有6组I/O端口地址的译码电路

项目要求与目的:

(1)项目要求:通过项目了解74LS138译码器进行地址译码的法律办法和工作原理。

(2)项目目的:●了解74LS138译码器的真值表。●了解用译码器设计I/O端口地址的法律办法。

项目说明:

74LS138译码器有8个输出,本项目只用其中6个。而地址线的高5位A5~A9经过74LS138译码器,分别产生DMA控制器8237A、中断控制器8259A、定时/计数器8254、并行接口8255A等接口芯片的片选信号,而地址线的低5位A0~A4作为接口芯片内控 寄存器的访问地址。由74LS138译码器真值表可知,当地址为000~01XH时,使输出为低,选中8237A,过后低位地址线A0~A3已接8237A,故8237A的端口地址为000H~01FH。你你是什么端口与此同理,如8259A的片选地址是02X~03XH,端口地址为020~03FH。

 项目电路图:

有有五个有6组I/O端口地址的译码电路如图1-9所示。电路由地址总线、控制总线、74LS138译码器和门电路等组成。

3.1 地址分配

I/O端口地址分配

不类式型的微机系统采用不同的I/O地址编排法律办法,I/O地址空间的划分也各不相同。对30x86而言,采用独立编排法律办法,I/O端口地址的16位,最大寻址范围为64K个地址。过后,在IBM-PC机及其兼容机的设计中,主板上只用了10位I/O端口地址线,过后支持的I/O端口数位102有有五个,地址空间为0000H~03FFH,过后把前51有有五个端口分配给了主板,后51有有五个端口分配给了扩展槽上的常规外设。过后在PC/AT系统中,作了你你是什么调整,其中前256个端口(000~0FFH)供系统板上的I/O接口芯片使用,如表1-2所示。后768(30~3FFH)供扩展槽上的I/O接口控制卡使用,如表1-2所示。按照I/O设备的配置情况表,I/O接口的硬件分为如下两类。

(1) 系统板上的I/O接口

系统板上的I/O接口也称为板内接口,寻址到的完整都是可编程大规模集成电路,完成相应的板内接口操作。如定时/计数器、中断控制器、DMA控制器、并行接口等。随着大规模集成电路的发展,太满I/O接口芯片或控制器都过后集成在一片或几片大规模集成电路芯片中,形成了主板芯片组,并命名为南/北桥、MCH/ICH等。表1-2所示的各种接口芯片,之太满在主板上才能看见,过后仍然完整地居于于主板芯片组中(一般完整都是南桥中),其板内地址也保持不变。

(2)扩展卡上的I/O接口

扩展卡主太满指插接在主板插槽上的接口卡,通过系统总线与CPU系统相连。哪几种扩展卡一般由若干个集成电路按一定得逻辑组成有有五个部件,如软驱卡、硬驱卡、图形卡、声卡、打印卡、串行通信卡等,如表1-3所示。

3.2 译码

I/O端口地址译码

微机系统包含多个接口居于,接口内控 往往包含多个端口,CPU是通过地址对不同的端口加以区分的。把CPU送出的地址转变为芯片取舍和端口区分法律办法的太满地址译码电路。每当CPU执行输入输出指令时,就进入I/O端口读写周期,此时首先是端口地址有效,过后是I/O读写控制信号TOR或有效,从前就还还后能 很好的把端口地址译码产生的译码信号同或结合起来,一同控制对I/O端口读过后写。接口地址译码法律办法太满,下面主要介绍本身 。

(1)用门电路进行I/O端口地址译码

门电路译码太满采用与门、否有门、反相器及或非门等简单逻辑门器件,如74LS20、74LS30、74LS32、74LS08、74LS04等,构成译码电路。这是本身 最基本的I/O端口地址译码法律办法,下面通过举例来说明设计法律办法。

【例1-5】 使用74LS20/30/32和74LS04设计I/O端口地址为2F8H的只读译码电路。

分析:若要产生2F8H端口地址,则译码电路的输入地址就应具有如表1-4所示的值。

设计:按照表1-4中地址表的值,采用门电路就还还后能 设计出译码电路,如图1-10(a)所示。

图1-10(a)中AEN信号时需参加译码,过后AEN为高电平时,I/O居于DMA法律办法,或信号由DMA控制器发出;AEN为低电平时,I/O居于正常法律办法,或信号由CPU发出。过后该接口电路中I/O居于正常法律办法,AEN时需为低电平,故用AEN信号参加译码来区分这本身 法律办法。

同理可设计出能执行读/写操作的2E2H端口地址的译码电路,如图1-10(b)所示。

(2)译码器进行I/O端口地址译码

若接口电路中时需使用多个端口地址,则可采用译码器来进行译码。译码器的型号有太满,常用的译码器有3-8译码器74LS138;4-16译码器74LS154;双2-4译码器74LS139、74LS155等。下面通过举例来说明设计法律办法。

【例1-6】 使用74LS138设计有有五个系统板是上接口芯片的I/O端口地址译码电路,过后让每个接口芯片内控 的端口数目为3有有五个。

分析:过后系统板上的I/O端口地址分配在000~0FFH范围内,故只使用低8位地址线,这意味A9和A8两位应赋0值。为了让每个被选中的芯片内控 拥有3有有五个端口,只是留出5根低地址线不参加译码,其余的高位地址线作为74LS138的输入线,参加译码,或作为74LS138的控制线与AEN一同,控制74LS138的译码否有有效。由上述分析,还还后能 得到译码电路输入地址线的值,如表1-5所示。

 

对于译码器74LS138的分析有两点:一是它的控制信号线G1、和。才能当满足控制信号线G1为高电平, ==0时,74LS138才能进行译码。二是译码的逻辑关系,即输入(C,B,A)与输入(Y0~Y7)的对应关系。74LS138输入/输出的逻辑关系,如表1-6所示。

 

从表1-6可知,若满足控制条件,即G1为高电平, ==0,则由输入端C、B、A的编码来决定输出:CBA=000,则为低电平,你你是什么输出端为高电平;CBA=001,为低电平,你你是什么输出端为高电平;…;CBA=111,为低电平,你你是什么输出端为高电平。由此可分别产生8个译码输出信号(低电平)。若控制条件不满足,则输出全“1”,不产生译码输出信号,即译码无效。